

Arquitectura de computadoras

Investigación de conceptos



CUCEI

Clave: IL365 NRC: 200204 Seccion: D03 Calendario: 2026B

Ariel Rojas Garcia

221930873

1. INTRODUCCIÓN

1.1 Marco teórico – Conceptos fundamentales

El estudio de la arquitectura de computadoras requiere comprender cómo un sistema de cómputo se organiza en **niveles o capas de abstracción**, desde los fenómenos físicos que ocurren en un transistor hasta los programas que utiliza una persona. Cada nivel oculta la complejidad del nivel inferior y ofrece una interfaz más manejable al nivel superior.

Sistema computacional

Conjunto de hardware y software que trabaja de forma coordinada para recibir, procesar, almacenar y entregar información. Incluye CPU, memoria, dispositivos de entrada/salida y el software que gestiona esos recursos.

Lenguaje ensamblador

Lenguaje de bajo nivel que representa las instrucciones de máquina mediante mnemónicos legibles (MOV, ADD, JMP). Cada instrucción corresponde casi directamente a una del hardware, por lo que depende de la arquitectura del procesador.

Lógica digital

Rama de la electrónica que estudia circuitos que operan con señales discretas (0 y 1). Se fundamenta en el álgebra de Boole y es la base sobre la que se construyen las compuertas lógicas y los componentes de un procesador.

Diseño RTL (Register Transfer Level)

Nivel de abstracción en el que un circuito se describe según el flujo de datos entre registros y las operaciones que se aplican a esas señales, en lugar de diseñarlo compuerta por compuerta. Es el nivel en el que se trabaja normalmente con Verilog o VHDL.

Verilog

Lenguaje de descripción de hardware (HDL) usado para modelar, simular y sintetizar circuitos digitales. Su unidad básica es el módulo, y permite describir un circuito de forma estructural, por flujo de datos o conductual.

Ejecución del programa

Proceso mediante el cual el procesador realiza las instrucciones almacenadas en memoria, siguiendo el ciclo de búsqueda (*fetch*), decodificación (*decode*) y ejecución (*execute*), repetido de forma continua.

Compuertas lógicas

Circuitos elementales que implementan las operaciones del álgebra de Boole (AND, OR, NOT, NAND, NOR, XOR, XNOR) sobre entradas binarias. Son los bloques básicos con los que se construyen todos los circuitos digitales.

Algoritmo

Secuencia finita, ordenada y no ambigua de pasos que resuelve un problema en un tiempo finito. Puede implementarse en software o directamente en hardware como un circuito dedicado.

Conjunto de instrucciones (ISA – Instruction Set Architecture)

Especificación que define la interfaz entre software y hardware: qué instrucciones puede ejecutar un procesador, sus formatos, registros, tipos de datos y modos de direccionamiento. Ejemplos: x86, ARM, RISC-V.

Microarquitectura

Implementación física concreta de un ISA dentro de un procesador: pipeline, unidades funcionales, jerarquía de caché, predicción de saltos, etc. Dos procesadores pueden compartir el mismo ISA y tener microarquitecturas totalmente distintas.

1.2 Jerarquía de memoria y memoria caché (L1, L2, L3)

Uno de los aspectos más determinantes de la microarquitectura de un procesador es su **jerarquía de memoria**. Existe una brecha considerable entre la velocidad a la que el CPU puede procesar datos y la velocidad a la que la memoria principal (RAM) puede entregárselos; esta diferencia, conocida como **cuello de botella de von Neumann** o *memory wall*, se ha ido ampliando con el tiempo, ya que la velocidad de los procesadores ha crecido más rápido que la de las memorias.

Para mitigar ese problema se emplea la **memoria caché**: una memoria de pequeña capacidad pero muy alta velocidad, ubicada dentro o muy cerca del procesador, que almacena copias de los datos e instrucciones de uso más frecuente. Se construye con celdas SRAM, más rápidas y más costosas que la DRAM empleada en la memoria principal.

Niveles de caché

- **Caché L1 (Nivel 1):** Es la más pequeña y la más rápida, con capacidades típicas de decenas de kilobytes por núcleo. Está integrada directamente dentro de cada núcleo del procesador y normalmente se divide en dos partes independientes: **L1i**, dedicada a instrucciones, y **L1d**, dedicada a datos —una aplicación del principio de la arquitectura Harvard dentro de un sistema von Neumann—. Su tiempo de acceso es de unos pocos ciclos de reloj.
- **Caché L2 (Nivel 2):** De mayor capacidad que L1 (desde cientos de kilobytes hasta varios megabytes) pero algo más lenta. En la mayoría de los procesadores modernos también es privada de cada núcleo y actúa como respaldo cuando ocurre un fallo en L1. A diferencia de L1, generalmente es unificada, es decir, almacena tanto instrucciones como datos.
- **Caché L3 (Nivel 3):** Es la de mayor capacidad de las tres (comúnmente varios megabytes, y en algunos procesadores decenas de MB) y la más lenta del conjunto, aunque sigue siendo mucho más rápida que la RAM. Habitualmente es **compartida por todos los núcleos** del procesador, lo que además facilita el intercambio de datos y el mantenimiento de la **coherencia de caché** entre ellos.

La pirámide de memoria

En conjunto, la jerarquía forma una pirámide en la que, conforme se desciende de nivel, **aumenta la capacidad y el costo por bit disminuye, pero la velocidad de acceso se reduce:**

None

Registros ← más rápido, menor capacidad, mayor costo por bit

L1

L2

L3

Memoria principal (RAM)

Almacenamiento (SSD / HDD) ← más lento, mayor capacidad, menor costo por bit

2. OBJETIVO

Objetivo general

Investigar, comprender y documentar los conceptos fundamentales que sustentan el funcionamiento de un sistema computacional, estableciendo las relaciones entre los distintos niveles de abstracción que van desde la lógica digital hasta la ejecución de un programa, e identificar de manera práctica las características de la jerarquía de memoria caché del equipo de cómputo utilizado.

Objetivos particulares

1. Investigar los conceptos de sistema computacional, lenguaje ensamblador, lógica digital, diseño RTL, Verilog, ejecución del programa, compuertas lógicas, algoritmo, conjunto de instrucciones (ISA) y microarquitectura.
2. Establecer las relaciones existentes entre los conceptos investigados, ubicando cada uno dentro de la jerarquía de niveles de abstracción de un sistema de cómputo.
3. Comprender la diferencia conceptual entre el conjunto de instrucciones (ISA) y la microarquitectura que lo implementa.
4. Estudiar el principio de localidad y el funcionamiento de la jerarquía de memoria caché en sus niveles L1, L2 y L3.
5. Identificar y documentar mediante captura de pantalla las características de la memoria caché del equipo de cómputo utilizado.

3. DESARROLLO

3.1 Metodología de la investigación

- Identificación de los diez conceptos a investigar y agrupación temática de los mismos según el nivel de abstracción al que pertenecen.
- Consulta de fuentes bibliográficas: libros de texto de diseño digital y de arquitectura de computadoras, así como artículos científicos localizados mediante Google Scholar.
- Contraste de la información entre al menos dos fuentes por concepto, con el fin de verificar su consistencia.
- Redacción de cada definición y verificación de que la explicación resultara comprensible.

3.2 Relación entre los conceptos investigados

1. En la base están los **transistores** y la **lógica digital**, que permiten representar y manipular información binaria.

2. Con transistores se construyen las **compuertas lógicas**, que implementan las operaciones del álgebra de Boole.
3. Combinando compuertas se obtienen circuitos combinacionales y secuenciales, que se describen de forma práctica mediante el **diseño RTL** utilizando lenguajes como **Verilog**.
4. Estos circuitos se organizan para formar la **microarquitectura** de un procesador: pipeline, unidades funcionales, jerarquía de caché.
5. La microarquitectura implementa un **conjunto de instrucciones (ISA)**, que actúa como frontera y contrato entre el hardware y el software.
6. Sobre el ISA se escribe **lenguaje ensamblador**, y sobre él los lenguajes de alto nivel.
7. Los programas implementan **algoritmos**, cuya **ejecución** se lleva a cabo mediante el ciclo de instrucción del procesador.
8. Todo el conjunto, hardware más software, constituye un **sistema computacional**.

3.3 Identificación de la memoria caché del equipo

- **Windows – Task Manager:** Performance → *CPU*. En el panel de detalles aparecen los tamaños de caché L1, L2 y L3.




Figura 1. Información de la memoria caché del equipo utilizado

4. CONCLUSIÓN

Esta investigación me sirvió para ordenar conceptos que ya había escuchado por separado en distintas materias, pero que nunca había relacionado entre sí. El cambio más importante en mi comprensión fue darme cuenta de que una computadora no es un conjunto de piezas independientes, sino una serie de capas de abstracción donde cada nivel se construye sobre el anterior: desde los transistores y las compuertas lógicas en la base, pasando por el diseño RTL y la microarquitectura, hasta llegar al conjunto de instrucciones, el lenguaje ensamblador y finalmente los programas que usamos todos los días.

5. REFERENCIAS

- Patterson, D. A., & Hennessy, J. L. *Organización y Diseño de Computadores: La Interfaz Hardware/Software*. Elsevier / Morgan Kaufmann.
- Hennessy, J. L., & Patterson, D. A. *Computer Architecture: A Quantitative Approach*. Morgan Kaufmann.
- Stallings, W. *Organización y Arquitectura de Computadores*. Pearson Educación.
- Tanenbaum, A. S., & Austin, T. *Organización de Computadoras: Un Enfoque Estructurado*. Pearson Educación.
- Mano, M. M., & Ciletti, M. D. *Diseño Digital*. Pearson Educación.
- Tocci, R. J., Widmer, N. S., & Moss, G. L. *Sistemas Digitales: Principios y Aplicaciones*. Pearson Educación.
- Palnitkar, S. *Verilog HDL: A Guide to Digital Design and Synthesis*. Prentice Hall.
- IEEE. *IEEE Standard for Verilog Hardware Description Language (IEEE Std 1364)*. IEEE Computer Society.
- Cormen, T. H., Leiserson, C. E., Rivest, R. L., & Stein, C. *Introduction to Algorithms*. MIT Press.
- Shannon, C. E. (1938). *A Symbolic Analysis of Relay and Switching Circuits*. Transactions of the American Institute of Electrical Engineers, 57(12), 713–723.
- Wilkes, M. V. (1965). *Slave Memories and Dynamic Storage Allocation*. IEEE Transactions on Electronic Computers, EC-14(2), 270–271. (*Artículo fundacional sobre el concepto de memoria caché.*)